エレクトロニクスII 佐藤勝昭教員 金曜1限94番教室 2003年度第9回配付資料03.12.05

ホームページhttp://www.tuat.ac.jp/~katsuaki/Electronics/El2003.html

E-mail: satokats@cc.tuat.ac.jp Office: 4号館514号室(042-388-7120)

教科書:竹村裕夫著「電子回路の基礎」(コロナ社)

 


前回の宿題

1.          CRからなる交流結合増幅回路において、10Hz以上の交流を通すには、Cはいくらにする必要があるか。ただし、R=10kW、トランジスタの入力抵抗は十分高いものとせよ。

2.          右図の自己バイアス回路において、R1=500kWR2=3kWとしたときのコレクタエミッタ間電圧VCEを求め
ただし、hFE=120,VBE=0.7Vとする。

解答

1.          コンデンサのインピーダンスZC=1/j2pfCであるから、|Zc|Rに比べて十分小さくなればよい。すなわち、1/2pfC<R。これより、C>1/2pfR
f=10Hz, R=10kWを代入すると、C>1/200000p[F]=5/p[mF]=1.59[mF]     

 解:1.6mFより大きくする必要がある。

 

2.          R2(Ib+Ic)+VCE=VCC  (1)

R1Ib+VBE=VCE      (2)

Ic=hfeIb            (3)

(2)(3)(1)に代入して、

R2(1+hfe)Ib+R1Ib+VBE=VCC

{R2(1+hfe) +R1}Ib=VCC-VBE

Ib=(VCC-VBE)/ {R2(1+hfe) +R1}

VCE= R1Ib+VBE=(VCC-VBE) ´R1/ {R2(1+hfe) +R1}+VBE

=(9-0.7) ´ 500/ {3(1+120) +500}+0.7=8.3´ 500/863+0.7=5.51 [V]

 

復習コーナー
自己バイアス回路

Ic増加R2の両端の電圧増加VCEの電圧降下R1Ib+VBE=VCEを通じてVBEまたはIbが低下Ic低下

復習コーナー
電流帰還バイアス回路

エミッタに抵抗R3を挿入してバイアスを安定化

Icが増加IEも増加VE=IE×R3が増加VBEが減少Ibも減少Icが減少


ブリーダ電流バイアス回路

エミッタに抵抗R4を入れ、さらにR1,R2にベース電流IBより大きな直流電流を流すことによって、VBを安定させ、VBEへの帰還効果を強める。

Icの増加IEの増加IE×R4=VE増加VBが固定されているのでVBE減少IB減少Ic減少


トランジスタで交流増幅するには

トランジスタ(Tr)は1方向にしか電流を流せないから、基本的には直流電流しか増幅できない。

しかし、実際には交流増幅に使われる。

それには、増幅したい交流信号に、十分大きな直流を加え、大きさが微小変化する直流に変える。

これをTrで直流増幅し、増幅された直流分をコンデンサなどでカットして、変化分すなわち交流分のみを取り出す。こうすれば、交流信号が増幅されたことになる。
(赤羽進他著「電子回路1」コロナ社1986による)


交流信号が増幅できるわけ(図解)

 

今回のテーマ
電界効果トランジスタ(FET)

pn接合型トランジスタと違って、FETでは電子またはホールのどちらかのキャリアが電気伝導に寄与するので、 pn接合型をバイポーラ(両極性)トランジスタと呼ぶのに対しFETはユニポーラ(単極性)トランジスタという。

FETにおいては、ゲートに加えられた電圧によって、ソース・ドレーン間を流れる電流の通路(チャネル)の幅を制御する「電圧制御型素子」である。このため入力インピーダンスが高い。

FETには接合型 (JFET)と金属酸化膜型(MOS-FET)の2種類がある。


FETの用途

入力インピーダンスの高い増幅器

TFT液晶ディスプレー

CMOS論理素子

CPU, DRAM, SRAMなどコンピュータ用LSI


FET:記号と構造

接合型FET

MOS-FET


JFETの原理

n型結晶の両側にpn接合

n型領域電流流れる通路(チャネル)となる

2つの領域は接続されGゲートとなる。

Gに逆電圧をかけると空乏層が広がり、チャネルが狭くなる。これによりSD間の電流を制御できる。


MOSFET

N型基板上に2つの領域を形成し、その間に絶縁物を介して金属膜をつけたもの。MOSとは、Metal/oxide/ semiconductorの略

半導体のゲート酸化膜との界面に生じた反転層がチャネルとなる。ゲート電圧でチャネル幅を変えて、電流を制御する。

FETにおいてドレーン・ソース間電圧を増加すると空乏層の広がりが進みチャネルが狭くなり、一定電流が流れる状態になってID-VDS特性に飽和が生じる。これをピンチオフという。


E(=enhance)型とD(=depletion)

E型では、VGSが0のときチャネルが形成されず、VGSを加えたときだけチャネルができ、IDが流れる

D型では、VGSが0のときにもチャネルが形成されIDが流れる。ゲートに逆電圧を加えて初めて、IDが遮断される。


FETの特性(E型)

VGS-ID特性:入力特性

VDS-ID 特性:出力特性

飽和特性をもつ。

 

実用エレクトロニクスコーナー
プラズマディスプレイ

気体の放電紫外線RGB蛍光体を励起(Photoluminescence):蛍光灯と同じメカニズム

放電の持続性メモリ性

利点:大画面(32型〜60型超)、薄型(CRT10分の1)、軽量(CRT6分の1 )、広視野角(160°以上 )、色再現性よい(自発光による高画質 )

欠点:高価格、発光効率低く電力消費大(LCDが標準150Wに対し、プラズマは250W)、液晶に比べ高電圧を扱うので周辺回路が複雑


プラズマディスプレイの構造

PDPの仕組みは、RGB発色するように細工した小さな蛍光灯の集合体といえる。


PDPの放電セル

PDPは、発光素子(小さな蛍光灯、正確には「放電セル)が一つ一つのドットを構成するという仕組み(ドットマトリックス)になっている。

そのため放電セルを増やしてつないでいけば、いくらでも大きなディスプレイがつくれる。


発光のメカニズム

放電セルに詰め込まれているプラズマは自発光し、紫外線を出している。それが蛍光体にぶつかると可視光にかわり私たちの目に入ってくる。

 

ミニテスト(12/12)

出題範囲

教科書第3章、トランジスタ回路(p.21-p.44)

実用エレクトロニクスコーナー
カラーテレビジョン、ディスプレイなど

教科書・プリント持ち込み可

8:45-10:00(遅刻しないように)